Documentación del asistente para proyectos de síntesis

xil_project/_wz

Salvador Eduardo Tropea

Instituto Nacional de Tecnología Industrial

Tabla de contenidos
1. Introducción
1.1. Estructura de directorios
1.2. Invocando a las herramientas de síntesis
2. xil_project_wz.pl
2.1. Como ejecutar xil_project_wz.pl
2.2. Ventana principal
2.2.1. Opciones del proyecto
2.2.2. Fuentes del proyecto
2.2.3. Acciones
2.2.4. Barra de estado
2.3. Ventana de síntesis
2.3.1. Mensajes de síntesis
2.3.2. Filtros de mensajes
2.3.3. Resultados de la síntesis
2.4. Ventana de transferencia
2.5. Ejemplo de uso
3. xil_project.pl
3.1. Formato del archivo de proyecto
3.1.1. Board
3.1.2. Project
3.1.3. Top
3.1.4. DirLevel
3.1.5. Goal
3.1.6. Frequency
3.1.7. Source
3.1.8. Include
3.1.8.1. Include de un core completo
3.1.8.2. Include de un fuente aislado
3.1.9. ExtraClean
3.2. Como usar el programa
3.2.1. Configuración
3.2.1.1. Configuración de ISE
3.2.1.2. Configuraciones de la placas soportadas
3.2.2. Obteniendo ayuda sobre las placas soportadas
3.2.3. Más de un proyecto en el mismo directorio
3.2.4. Invocando xil_project desde un archivo make en otro directorio
3.2.5. Como eliminar los archivos generados
3.2.6. Otras opciones
3.3. Ajustando el contenido de los archivos generados
3.4. Transfiriendo el bitstream
3.5. Agregando soporte para otras placas
3.5.1. Formato del archivo de configuración de una placa
3.5.1.1. Name
3.5.1.2. FPGA
3.5.1.3. DownloadFPGA
3.5.1.4. DownloadFlash
3.5.1.5. LabelDownloadFlash
3.5.1.6. Constraints
3.5.2. Formato de la ayuda de una placa
Lista de figuras
2-1. Interfaz de usuario de xil_project_wz.pl
2-2. Ventana de síntesis
Lista de ejemplos
1-1. Dos cores y un proyecto de síntesis
1-2. Directorio temporal de síntesis
3-1. Sintaxis para las opciones en un .xilprj
3-2. Proyecto con profundidad 3
3-3. Proyecto con profundidad 4
3-4. Inclusión de una biblioteca completa
3-5. Inclusión de un fuente aislado
3-6. Síntesis desde el makefile principal
3-7. Como generar la INTERCON de WISHBONE
3-8. Como manejar archivos generados con vhdlspp.pl
Copyright © 2006-2013 INTI - Ing. Salvador E. Tropea