



# **IP core Puente USB a WISHBONE**

**INTI - Electrónica e Informática,  
UTIC – Unidad Técnica de Instrumentación y Control**

## **Autores**

**Rodrigo Melo (rmelo@inti.gov.ar)**

**Salvador Tropea (salvador@inti.gov.ar)**

## **Otros miembros permanentes del laboratorio**

**Diego Brengi (brengi@inti.gov.ar)**

**Darío Farías (dario@inti.gov.ar)**



INTI

# Instituto Nacional de Tecnología Industrial

## Electrónica e Informática



INTI

### Motivación

- ✓ Puertos serie y paralelos desplazados por USB.
- ✓ Desarrollo de sistemas embebidos que precisan comunicación con la PC para la validación en Hardware.
- ✓ Utilización del bus WISHBONE para la interconexión de cores.




INTI

# Instituto Nacional de Tecnología Industrial Electrónica e Informática




INTI

## Diagrama en bloques



**WISHBONE  
COMPATIBLE**

### Formato de comando



### Comandos

Grupo	Descripción
básicos	funcionalidad mínima del <i>core</i>
autoincremento	des/habilitan incremento automático de dirección WISHBONE
demora	permite implementar demoras
directos	utilizan operandos recibidos como dirección o valor
repetición	repiten operaciones
repetición con demoras	repiten operaciones con demoras



INTI

# Instituto Nacional de Tecnología Industrial

## Electrónica e Informática



INTI



### Clase USB2WB




Host (PC)



FPGA



## Resultados / Conclusiones



**FPGA Libre**  
Free FPGA  
fpgalibre.sourceforge.net

Comandos	LUTs	FFs	Slices
básicos	677	385	476
todos	791	429	537

- ✓ Escrito en VHDL 93 estándar.
- ✓ Validado en Hardware.
- ✓ Compacta.
- ✓ Alternativa rápida y sencilla para desarrollos USB.