3.2. Generador de reset

Otro circuito ampliamente usado es el que genera la señal de reset de nuestro sistema. El mismo simplemente debe generar una señal activa durante el tiempo suficiente como para que nuestro sistema se inicialice. Es recomendable el uso de reset sincrónico, en este caso la señal de reset puede modelarse con una duración de un período y medio de reloj. En el Ejemplo 3-3 se muestra como generar dicha señal.

constant PERIODO : time:=10 ns;
signal rst       : std_logic;
...
gen_reset:
process
begin
   rst <= '1';
   wait for PERIODO*3/2;
   rst <= '0';
   wait;
end process gen_reset;

Otra forma de describir este circuito, pero usando los conceptos explicados en Sección 2.9 es la que se muestra en el Ejemplo 3-4. Notar que en este caso no es necesario usar un proceso explícito.

rst <= '1', '0' after PERIODO*3/2;