	Documentación del asistente para proyectos de síntesis: xil_project/_wz
	Capítulo 1. Introducción

1.1. Estructura de directorios

Esta herramienta sigue los lineamientos del proyecto FPGALibre. Por esta razón asume una estructura de directorios un tanto particular. A saber:

Todos los cores se encuentran dentro de un mismo directorio, usualmente denominado fpgacores.
Por lo anterior todos los cores pueden referenciarse entre si utilizando paths relativos. De esta manera cualquier core puede referenciar a otro como ../otro_core.
Dentro de un directorio de trabajo todo lo relacionado con la síntesis se encuentra en un subdirectorio FPGA. Este directorio contiene los subdirectorios con las distintas síntesis para dicho core.
En el Ejemplo 1-1 el CoreA posee un proyecto de síntesis modoA y usa otro core llamado CoreB.
Ejemplo 1-1. Dos cores y un proyecto de síntesis
```
fpgacores
        \-CoreA
        |     \-FPGA
        |          \-modoA
        \-CoreB
         
```
Dentro de cada proyecto de síntesis se creará un directorio llamado gen donde se llevará acabo todo el proceso de síntesis. De esta manera todos los archivos generados se encontrarán dentro de gen.
El Ejemplo 1-2 muestra esto siguiendo con el ejemplo anterior.
Ejemplo 1-2. Directorio temporal de síntesis
```
fpgacores
        \-CoreA
        |     \-FPGA
        |          \-modoA
        |                \-gen
        \-CoreB
         
```

En caso de no poderse utilizar el nombre fpgacores es posible configurar esta herramienta indicando el nombre usado en la variable de entorno XIL_PROJECT_CORES_DIR.


Introducción		Invocando a las herramientas de síntesis