 | Documentación del asistente para proyectos de síntesis: xil_project/_wz | |
|---|---|---|
 | Capítulo 3. xil_project.pl |
| Documentación del asistente para proyectos de síntesis: xil_project/_wz | |
|---|---|---|
| Capítulo 3. xil_project.pl |
En el caso en que nuestra placa no esté soportada es posible agregar soporte para la misma. Al mismo tiempo es posible modificar el soporte para alguna de las placas soportadas.
Los archivos de configuración se encuentran en
/usr/share/xiltools/boards o
donde lo hayamos especificado con --data-dir o
XIL_PROJECT_DATA (ver Sección 3.2.1).
Por cada placa soportada debe haber un archivo conteniendo una
descripción de la misma. Este nombre será el nombre a usar en el
parámetro Board del proyecto de síntesis. Es decir,
que una placa llamada avnet_s3a tendrá su configuración en:
/usr/share/xiltools/boards/avnet_s3a.
La documentación de la placa se deberá colocar en un subdirectorio help que contendrá un subdirectorio por placa y en formato HTML. Así, la documentación de la placa antes mencionada se encontrará en: /usr/share/xiltools/boards/avnet_s3a/help/avnet_s3a/index.html
El formato es similar al de los archivos de proyecto de síntesis, pero en este caso los parámetros son:
Es el nombre descriptivo de la placa.
FPGA usada en la placa. En el caso en que la placa soporte más de una FPGA deberemos crear un archivo de configuración por cada FPGA. En este último caso se recomienda usar la siguiente convención: PLACA_BASE-TAMAÑO-GRADO.
Así si tenemos la placa s2proto_v2 que
puede tener una Spartan II 100 o Spartan II 150 o Spartan II 150
speed grade 6 podemos crear las configuraciones:
s2proto_v2-100
s2proto_v2-150
s2proto_v2-150-6
Nota: se asume que las que no dicen el speed grade son las de menor speed grade posible.
Es la regla de make a usar para transferir el bitstream a la
FPGA. Es decir que es el comando a utilizar para hacer la
transferencia. Tener en cuenta que donde va el nombre del bitstream
debemos colocar <.
Es la regla de make a usar para transferir el bitstream a la PROM. Si la placa posee más de una memoria PROM de configuración, se pueden especificar reglas adicionales de nombre DownloadFlash_2 y DownloadFlash_3. Consultar Sección 3.5.1.3.
Esta es una entrada opcional, que sirve para detallar el tipo de PROM a la cual transferir el bitstream mediante la regla DownloadFlash. De manera equivalente, se pueden incluir entradas LabelDownloadFlash_2 y LabelDownloadFlash_3 para las reglas DownloadFlash_2 y DownloadFlash_3, respectivamente.
En el caso en que la placa necesite de ciertos constraints, en todos los proyectos de síntesis, podemos especificarlo con este parámetro. El archivo indicado deberá existir en el mismo directorio que el archivo de configuración de la placa.
Como ya se mencionó debe ser HTML. Se recomienda incluir al menos la siguiente información:
Una foto que permita identificar la placa.
Información sobre que conector, cable, etc. se usará para configurar la FPGA y/o la PROM.
Cómo configurar la placa para que la FPGA acepte el bitstream (jumpers, etc.)
Cómo configurar la placa para que la PROM acepte el bitstream (jumpers, si es necesario apretar algún botón, etc.)
Adicionalmente debe existir una foto de la placa llamada brd.jpg que tenga 480 píxeles de ancho. La misma es usada por xil_project_wz.pl.
|  | |
| Transfiriendo el bitstream |  |