SETEdit:
SETEdit es un editor de texto multiplataforma (DOS, Linux, Win32, QNX, etc.) que incorpora funcionalidades avanzadas para la edición de VHDL. Entre ellas:
- Resaltado de sintaxis
- Expansión de macros para ahorrar tipeo
- Indentado automático
- Búsqueda de entidades, funciones, etc.
Estas funciones avanzadas se encuentran en versiones 0.5.5 o posteriores
que es la que actualmente se encuentra en desarrollo. Para compilar el
editor se necesitan sus fuentes
y los de la librería Turbo Vision.
Hay versiones precompiladas para Debian GNU/Linux:
Editor: SETEdit v0.5.8 (Jessie AMD64)
Turbo Vision: Turbo Vision 2.2.1-4 (Jessie AMD64)
Para otros sistemas operativos o versiones:
Editor: SETEdit
Turbo Vision: Turbo Vision
ectags:
Para la búsqueda de entidades, funciones, etc. en los fuentes que componen nuestro proyecto podemos usar Exuberant CTAGS. Este programa analiza el código fuente y genera un listado de símbolos o tags que muchos editores de texto pueden leer para permitirnos encontrar el punto donde se definió dicho símbolo. Actualmente la distribución oficial de Exuberant CTAGS soporta Verilog pero no VHDL. Nuestro proyecto mantiene una versión modificada de Exuberant CTAGS que permite hacer lo mismo con VHDL. Exuberant CTAGS v5.5.4 con soporte para VHDL: fuentes y binarios para Debian y similares.
Plantillas de Xilinx:
El ISE de Xilinx incluye más de 600 ejemplos y plantillas para VHDL. Muchos de ellos son de muy mala calidad, pero otros (en particular los que son para detalles específicos de sus FPGAs) son muy útiles. Si deseamos tener acceso a este recurso desde fuera del ISE mientras editamos nuestros fuentes con cualquier editor de texto es posible extraerlos y colocarlos en una estructura de directorios. De esta manera se los puede navegar con cualquier herramienta para navegar directorios, el mismísimo diálogo de abrir archivo de nuestro editor por ejemplo. Para esto hemos creado una pequeña utilidad llamada tpl2file. Es un pequeño script Perl. Basta ejecutar el script en el directorio data del ISE para obtener un directorio llamado VHDL conteniendo todos los ejemplos y plantillas. Nota: debido a los términos de licencia del ISE no es posible que los distribuyamos ya extraidos, adicionalmente la licencia estipula que sólo debemos usarlos para desarrollar con FPGAs de Xilinx. El script fue probado con ISE WebPack 6 y 7 bajo Linux pero al ser un script Perl debería poder usarse bajo Windows y otros sistemas operativos. Para descargarlo: tpl2file
|